中国新时代巅峰创意服务众包平台

请登录免费注册发布任务

孙悟空威客网

关于我们

首页>知识共享>一个硬件高手的规划经历共享

一个硬件高手的规划经历共享

一:如何节省本钱

  例子一:这些拉高/拉低的电阻用多大的阻值联系不大,就选个整数5K吧

  点评:市场上不存在5K的阻值,最挨近的是 4.99K(精度1%),其次是5.1K(精度5%)其本钱别离比精度为20%的4.7K高4倍和2倍。20%精度的电阻阻值只需1、1.5、2.2、 3.3、4.7、6.8几个种类(含10的整数倍);相似地,20%精度的电容也只需以上几种值,若是选了其它的值就有必要运用更高的精度,本钱就翻了几倍,却不能带来任何优点。

  例子二:面板上的指示灯选啥色彩呢?我觉得蓝色对比格外,就选它吧

  点评:其它红绿黄橙等色彩的不管巨细(5MM以下)封装怎样,都已成熟了几十年,报价通常都在5毛钱以下,而蓝色却是近三四年才创造的东西,技术成熟度和供货安稳度都较差,报价却要贵四五倍。(www.72swk.com)当前蓝色指示灯只用在不能用其它色彩代替的场合,如显现视频信号等。

  例子三:这点逻辑用74XX的门电路搭也行,但太土,仍是用CPLD吧,显得高级多了

  点评:74XX的门电路只几毛钱,而CPLD至少也得几十块,(GAL/PAL尽管只几块钱,但公司不引荐运用)。本钱进步了N倍不说,还给出产、文档等作业增加数倍的作业。

  例子四:我们的体系需求这么高,包含MEM、CPU、FPGA等一切的芯片都要选最快的

  点评:在一个高速体系中并不是每一有些都作业在高速状况,而器材速度每进步一个等级,报价差不多要翻倍,另外还给信号完好性疑问带来极大的负面影响。

  例子五:这板子的PCB规划需求不高,就用细一点的线,主动布局吧

  点评:主动布线必定要占用更大的PCB面积,一起发作比手动布线多好多倍的过孔,在批量很大的商品中,PCB厂家降价所思考的要素除了商务要素外,即是线宽和过孔数量,它们别离影响到PCB的成品率和钻头的耗费数量,节省了供货商的本钱,也就给降价找到了理由。

  例子六:程序只需安稳就能够了,代码长一点,功率低一点不是要害

  点评:CPU的速度和存储器的空间都是用钱买来的,若是写代码时多花几天时刻进步一下程序功率,那么从下降CPU主频和削减存储器容量所节省的本钱必定是合算的。CPLD/FPGA规划也相似。

二:低功耗规划

  例子一:我们这体系是220V供电,就不必在乎功耗疑问了

  点评:低功耗规划并不仅仅是为了省电,更多的优点在于下降了电源模块及散热体系的本钱、由于电流的减小也削减了电磁辐射和热噪声的搅扰。跟着设备温度的下降,器材寿数则相应延伸(半导体器材的作业温度每进步10度,寿数则缩短一半)

  例子二:这些总线信号都用电阻拉一下,感受定心些

  点评:信号需求上下拉的缘由许多,但也不是个个都要拉。上下拉电阻拉一个单纯的输入信号,电流也就几十微安以下,但拉一个被驱动了的信号,其电流将达毫安 级,如今的体系常常是地址数据各32位,能够还有244/245阻隔后的总线及其它信号,都上拉的话,几瓦的功耗就耗在这些电阻上了(不要用8毛钱一度电 的观念来对待这几瓦的功耗)。

  例子三:CPU和FPGA的这些不必的I/O口怎样处置呢?先让它空着吧,今后再说

  点评:不必的I/O口若是悬空的话,受外界的一点点搅扰就能够成为重复振动的输入信号了,而MOS器材的功耗底子取决于门电路的翻转次数。若是把它上拉的话,每个引脚也会有微安级的电流,所以最佳的方法是设成输出(当然外面不能接其它有驱动的信号)

  例子四:这款FPGA还剩这么多门用不完,可纵情发扬吧

  点评:FGPA的功耗与被运用的触发器数量及其翻转次数成正比,所以同一类型的FPGA在不一样电路不一起刻的功耗能够相差100倍。尽量削减高速翻转的触发器数量是下降FPGA功耗的底子方法。

  例子五:这些小芯片的功耗都很低,不必思考

  点 评:关于内部不太杂乱的芯片功耗是很难断定的,它主要由引脚上的电流断定,一个ABT16244,没有负载的话耗电大约不到1毫安,但它的目标是每个脚可 驱动60毫安的负载(如匹配几十欧姆的电阻),(www.72swk.com)即满负荷的功耗最大可达60*16=960mA,当然仅仅电源电流这么大,热量都落到负载身上了。

  例子六:存储器有这么多操控信号,我这块板子只需求用OE和WE信号就能够了,片选就接地吧,这样读操作时数据出来得快多了。

  点评:大多数存储器的功耗在片选有用时(不管OE和WE怎样)将比片选无效时大100倍以上,所以应尽能够运用CS来操控芯片,并且在满意其它需求的情况下尽能够缩短片选脉冲的宽度。

  例子七:这些信号怎样都有过冲啊?只需匹配得好,就可消除了

  点 评:除了少量特定信号外(如100BASE-T、CML),都是有过冲的,只需不是很大,并不必定都需求匹配,即便匹配也并非要匹配得最佳。象TTL的输 出阻抗不到50欧姆,有的乃至20欧姆,若是也用这么大的匹配电阻的话,那电流就非常大了,功耗是无法承受的,另外信号起伏也将小得不能用,再说通常信号 在输出高电平和输出低电平时的输出阻抗并不相同,也没方法做到完全匹配。所以对TTL、LVDS、422等信号的匹配只需做到过冲能够承受即可。

  例子八:下降功耗都是硬件人员的事,与软件不要紧

  点评:硬件仅仅搭个舞台,唱戏的却是软件,总线上简直每一个芯片的拜访、每一个信号的翻转差不多都由软件操控的,若是软件能削减外存的拜访次数(多运用存放 器变量、多运用内部CACHE等)、及时呼应中止(中止往往是低电平有用并带有上拉电阻)及其它争对详细单板的特定方法都将对下降功耗作出很大的献。

 

三:体系功率

  例子一:这主频100M的CPU只能处置70%,换200M主频的就没事了

  点评:体系的处置才干牵涉到多种多样的要素,在通讯事务中其瓶颈通常都在存储器上,CPU再快,外部拜访快不起来也是白费。

  例子二:CPU用大一点的CACHE,就大概马上

  点评:CACHE的增大,并不必定就致使体系功用的进步,在某些情况下封闭CACHE反而比运用CACHE还快。缘由是搬到CACHE中的数据有必要得到屡次 重复运用才会进步体系功率。所以在通讯体系中通常只翻开指令CACHE,数据CACHE即便翻开也只限制在有些存储空间,如仓库有些。一起也需求程序规划 要统筹CACHE的容量及块巨细,这触及到要害代码循环体的长度及跳转规模,若是一个循环刚比如CACHE大那么一点点,又在重复循环的话,那就惨了。

  例子三:这么多使命到底是用中止仍是用查询呢?仍是中止快些吧

  点评:中止的实时性强,但不必定快。若是中止使命格外多的话,这个没退出来,后边又接二连三,一瞬间体系就将溃散了。若是使命数量多但很频频的话,CPU的 很大精力都用在进出中止的开支上,体系功率极为低下,若是改用查询方法反而可极大进步功率,但查询有时不能满意实时性需求,所以最佳的方法是在中止中查 询,即进一次中止就把堆集的一切使命都处置完再退出。

  例子四:存储器接口的时序都是厂家默许的装备,不必修正的

  点评:BSP对存储 器接口设置的默许值都是按最保存的参数设置的,在实践运用中应联系总线作业频率和等候周期等参数进行合理分配。有时把频率下降反而可进步功率,如RAM的 存取周期是70ns,总线频率为40M时,设3个周期的存取时刻,即75ns即可;若总线频率为50M时,有必要设为4个周期,实践存取时刻却怠慢到了 80ns。

  例子五:一个CPU处置不过来,就用两个散布处置,处置才干可进步一倍

  点评:关于搬砖头来说,两个人大概比一个人的功率高一倍;关于作画来说,多一个人只能帮倒忙。运用几个CPU需对事务有较多的知道后才干断定,尽量削减两个CPU间和谐的价值,使1+1尽能够挨近2,千万别小于1。

  例子六:这个CPU带有DMA模块,用它来搬数据必定快

  点 评:真实的DMA是由硬件抢占总线后一起发动两头设备,在一个周期内这边读,那儿些。但许多嵌入CPU内的DMA仅仅模仿罢了,发动每一次DMA之前要做 不少准备作业(设开始地址和长度等),在传输时往往是先读到芯片内暂存,然后再写出去,即搬一次数据需两个时钟周期,比软件来搬要快一些(不需求取指令, 没有循环跳转等额定作业),但若是一次只搬几个字节,还要做成堆准备作业,通常还触及函数调用,功率并不高。所以这种DMA只对大数据块才适用。

四:信号完好性

  例子一:这些信号都通过仿真了,必定没疑问

  点评:仿真模型不能够与什物如出一辙,连不一样批次加工的什物都有不一样,就更甭说模型了。再说实践情况千差万别,仿真也不能够穷举一切能够,尤其是串扰。从前 有一经验是某单板只需特定长度的包很简单丢包,最终的缘由是长度域的值是0xFF,当这个数据出如今总线上时,搅扰了相邻的WE信号,致使写不进RAM。其 它数据也会对WE发作搅扰,但搅扰在可承受的规模内,但是当8位总线一起由0边1时,邻近的信号就招架不住了。结论是仿真成果仅供参阅,还应留有满足的余 量。

  例子二:100M的数据总线大概算高频信号,至于这个时钟信号频率才8K,疑问不大

  点评:数据总线的值通常是由操控信号或时钟 信号的某个边缘来采样的,只需争对这个边缘坚持满足的树立时刻和坚持时刻即可,此规模之外有搅扰也罢过冲也罢都不会有多大影响(当然过冲最佳不要超越芯片 所能承受的最大电压值),但时钟信号不管频率多低(其实频谱规模是很宽的),它的边缘才是要害的,有必要保证其单调性,并且跳变时刻需在必定规模内。

  例子三:既然是数字信号,边缘当然是越陡越好

  点评:边缘越陡,其频谱规模就越宽,高频有些的能量就越大;频率越高的信号就越简单辐射(如微波电台可做成手机,而长波电台许多国家都做不出来),也就越简单搅扰另外信号,而自身在导线上的传输质量却变得越差,因而能用低速芯片的尽量运用低速芯片。

  例子四:为保证洁净的电源,去偶电容是多多益善

  点评:总的来说去偶电容越多电源当然会更平稳,但太多了也有不利要素:糟蹋本钱、布线艰难、上电冲击电流太大等。去偶电容的规划要害是要选对容量并且放对当地,通常的芯片手册都有争对去偶电容的规划参阅,最佳按手册去做。

  例子五:信号匹配真费事,怎样才干匹配好呢?

  点评:总的原则是当信号在导线上的传输时刻超越其跳变时刻时,信号的反射疑问才显得重要。信号发作反射的缘由是线路阻抗的不均匀形成的,匹配的意图即是为了 使驱动端、负载端及传输线的阻抗变得挨近,但能否匹配得好,与信号线在PCB上的拓扑布局也有很大联系,传输线上的一条分支、一个过孔、一个角落、一个接 插件、不一样方位与地线间隔的改动等都将使阻抗发作改变,并且这些要素将使反射波形变得反常杂乱,很难匹配,因而高速信号仅运用点到点的方法,尽能够地削减 过孔、角落等疑问。

 

五:可靠性规划

  例子一:这块单板已小批量出产了,通过长时刻测验没发现任何疑问

  点评:硬件规划和芯片应 用有必要契合有关标准,尤其是芯片手册中说到的一切参数(耐压、I/O电平规模、电流、时序、温度PCB布线、电源质量等),不能光靠实验来验证。公司有不 少商品都有过沉痛的经验,商品卖了一两年,IC厂家换了个出产线,我们的板子就不转了,缘由即是人家的芯片参数发作了点改变,但并没有超出手册的规模。如 果你以手册为准,那他怎样改变都不怕,若是参数变得超出手册规模了还可找他索赔(假设这时你的板子还能转,那你的可靠性就更牛了)。

 

  例子二:这有些电路只需需求软件这样规划就不会有疑问

  点评:硬件上许多电气特性直承受软件操控,但软件是常常发作意外的,程序跑飞了之后无法意料会有啥操作。规划者应保证不管软件做啥样的操作硬件都不该在短时刻内发作持久性损坏。

  例子三:用户操作过错发作疑问就不能怪我了

  点评:需求用户严厉按手册操作是没错的,但用户是人,就有犯错的时分,不能说碰错一个键就死机,插错一个插头就烧板子。所以对用户能够犯的各种过错有必要加以维护。

  例子四:这板子坏的缘由是对端的板子出疑问了,也不是我的职责

  点评:关于各种对外的硬件接口应有满足的兼容性,不能由于对方信号不正常,你就歇着了。它不正常只应影响到与其有关的那有些功用,而其它功用应能正常作业,不该持久损坏,并且一旦接口康复,你也应立即康复正常。

 

  1. 下一篇: 杂谈:谈谈我眼中的平面设计
  2. 上一篇: 啥是UI规划
客服帮助